Rekonfigurierbare Elektronik

Aufkommende elektronische Systeme im Bereich datenintensiver Anwendungen wie Edge Computing und das Internet der Dinge (IoT) stellen hohe Anforderungen an die Rechenleistung und Energieeffizienz der zugrunde liegenden integrierten Schaltungen. Für diese Aufgaben stößt die herkömmliche CMOS-Skalierungstechnologie an ihre äußersten Grenzen in Bezug auf Energieverbrauch und Leistung, und die von-Neumann-Computerarchitektur führt zu einem Latenz-Engpass bei der Datenübertragung zwischen Speicher und Logikeinheiten. Um die Rechenleistung über diese Grenzen hinaus zu steigern, erforscht das Forschungsgebiet der rekonfigurierbaren Elektronik die Erweiterung der Funktionalität der grundlegenden Schalteinheiten - der Transistoren - und erfindet dadurch Schaltungstopologien und die Interaktion von Speicher und Logik neu.

Abbildung 1. Rekonfigurierbarer Silizium-Nanodraht-Feldeffekttransistor (RFET) in einem rekonfigurierbaren komplementären Wechselrichter. RFETs reduzieren die Komplexität von n- und p-Typ-FETs auf einen einzigen und damit universell programmierbaren Transistor. Durch Strain-Engineering können symmetrische IV-Charakteristiken für n- und p-Programm erreicht werden.

Ein vielversprechendes Konzept der Rekonfigurierbaren Elektronik ist der rekonfigurierbare Nanodraht-Feldeffekttransistor (RFET) - siehe Abb. 1 -, der zur Laufzeit unipolare n- oder p-Typ-Eigenschaften liefert, die durch ein elektrisches Auswahlsignal programmiert werden. Durch die Nutzung der Rekonfiguration zur Laufzeit ermöglichen RFETs neuartige kombinatorische und dynamische Schaltungen, die bei gleicher Hardwarekomplexität wie herkömmliche CMOS-Elektronik eine höhere Anzahl von Funktionen ermöglichen. Wichtig ist, dass RFETs keine Dotierung benötigen und vollständig mit den Materialien und Prozessen hergestellt werden können, die in Silizium- und/oder Silizium-Germanium-CMOS-Volumenproduktionsanlagen etabliert sind.

Abbildung 2. Funktionsprinzip des RFET. a) Physikalische Struktur mit individuell gesteuerten Source- (S) und Drain- (D) Elektroden. Schematisches Banddiagramm des n- und p-Programmbetriebs, das durch das Potenzial der Programm-Gate- (PG) und Control-Gate- (CG) Elektrode eingestellt wird.

RFETs wurden ursprünglich von Walter Weber in den Jahren 2006-2008 in den Corporate Research Labors der Infineon Technologies AG und später der Qimonda AG Material Research Laboratories in München vorgeschlagen und demonstriert. Später entwickelte seine  Gruppe bei der NaMLab gGmbH in Dresden RFETs mit stark verbesserter Leistung [A. Heinzig et al. NanoLett 2012] und demonstrierte als erste die volle Schaltkreisfähigkeit [A. Heinzig et al. NanoLett 2013] durch ihren einzigartigen Ansatz des Strain Engineering zur Anpassung der Symmetrie der IV-Charakteristik von n- und p-programmierten FETs - Abb. 1-. Durch die Verwendung von Germanium und Silizium-Germanium [J. Trommer et. al. ACS Nano 2017] wurde eine erhebliche Leistungssteigerung und Reduzierung des dynamischen Stromverbrauchs erreicht. Jüngste Entwicklungen zeigen symmetrische SOI-basierte Omega-Gate-FETs [M. Simon EDL 2020] - Abb. 3- sowie erste ermutigende Integrationsbemühungen in einer industriellen 22 nm FDSOI-Technologie [ESSDERC 2019]. Kürzlich wurde die Demonstration individuell adressierbarer nichtflüchtiger RFETs mit Multi-Bit-Betriebsfähigkeit mit Charge Trapping Gate Stacks [S.J. Park et. al. Adv. Elec. Mater. 2017] und HfxZr1-xO2-basierten ferroelektrischen Gate Stacks [V. Sessi et al. Adv. Elec. Mater. 2020] unternommen.

Abbildung 3. Top-Down-Silizium-auf-Isolator (SOI)-Nanodraht-Technologie mit omegaförmiger Gate-Architektur. Eine rekursive, selbstbegrenzende Verarbeitung sorgt für die kontrollierte Schrumpfung des Si-Nanodraht-/Nanolaborkerns, wodurch Durchmesser und Dicken von ~ 3,5 nm zugänglich werden d), was zu einer ausgezeichneten Elektrostatik führt und die erforderliche radiale Druckspannung einstellt e). a) Draufsicht und Seitenquerschnitt b) und d). Die NiSi2-Quellkanal-Schottky-Übergänge sind flach und atomar abrupt, was die Injektionseigenschaften verbessert c).

Auf der Schaltungsebene zeigte die Weber-Gruppe am NaMLab die Rekonfigurierbarkeit von NAND / NOR / MIN-Schaltungstopologien [] - Abb. 4 a-c- sowie die XOR / XNOR-Laufzeitrekonfigurierbarkeit. [Die RFET-Arbeiten waren eines der Schlüsselprojekte, die im Rahmen des deutschen Exzellenzclusters cfaed untersucht wurden. Dort wurde eine vollständige und dedizierte Kette von Modellen, logischen Schaltkreisbibliotheken und logischer Schaltungssynthese für den automatisierten Entwurf gezielter kombinatorischer Schaltungen eingerichtet, die sogar das endgültige Technologielayout für die Schaltungsherstellung (physikalische Synthese) liefern kann - Abb. 4d- []. Mit RFETs wurden effiziente Multibit-Addierer und arithmetische Logikeinheiten (ALU) entworfen - Abb. 4e.

Abbildung 4. Rekonfigurierbare Schaltungen aus RFETs. Laufzeit-rekonfigurierbare NAND / NOR / MIN-Schaltung: a) Schaltung, b) technische Realisierung mit einem einzigen Nanodraht, c) elektrische Leistung mit gleicher Verzögerung für NAND- und NOR-Funktionen, mit entsprechendem Layout in 22 nm FDSOI d). Arithmetische Einzelbit-Logikeinheit (ALU) aus RFETs inkl. Logiktabelle e).

 Vollständige PDF-Version dieser Seite., öffnet eine Datei in einem neuen Fenster

Literatur:

• W. M. Weber and T. Mikolajick. Silicon and Germanium Nanowire Electronics: Physics of Conventional and Unconventional Transistors. Reports on Progress in Physics  (ROPP) 80, 066502 (50pp) (2017)
• T. Mikolajick , A. Heinzig, J. Trommer, T. Baldauf and W. M. Weber. The RFET - A Reconfigurable Nanowire Transistor and its Application to Novel Electronic Circuits and Systems. Semiconductor Science and Technology SST 32, 043001 (17pp), (2017)
• W. M. Weber. Reconfigurable Silicon Nanowire Devices and Circuits: Opportunities and Challenges. Invited paper IEEE Proc. Design, Automation and Test in Europe (DATE) 2014
• W. M. Weber, A. Heinzig, J. Trommer, D. Martin, M. Grube and T. Mikolajick. Reconfigurable Nanowire Electronics - A review. Invited paper Solid State Electronics 102, pp. 12-24 (2014)